⑩ 日本国特許庁(JP)

① 特許出願公開

② 公開特許公報(A) 平3-129765

@Int. Cl. 5

識別記号

庁内整理番号

43公開 平成3年(1991)6月3日

H 01 L 27/08 21/76 331 E D 7735-5F 7638-5F

審査請求 未請求 請求項の数 6 (全12頁)

公発明の名称 半導体装置およびその製造方法

②特 類 平2-122199

②出 頤 平2(1990)5月11日

優先権主張 ②平1(1989)7月10日3日本(JP)3時顧 平1-178639

⑫発 明 者

京 原 利

利夫

愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内

愛知県刈谷市昭和町1丁目1番地 日本電装株式会社内

⑩発 明 者 山 岡 正 美 ⑪出 願 人 日本電装株式会社

愛知県刈谷市昭和町1丁目1番地

四代 理 人 弁理士 岡 部 隆 外1名

UR 2011 332

1. 発明の名称

半導体装置およびその製造方法

2. 特許請求の範囲

(1) 単結晶半導体基板と、

前記単結晶半導体拡版の主要面上に形成された 地縁膜と、

前記絶縁膜上に形成され、単結晶半導体から成る半導体領域と

を有する半導体装置であって、

前記半導体領域は、厚さか6μm以下で、その表面から底面までに達する不純物を有し、且つその表面から底面にいくにつれて不純物濃度が低くなるような濃度勾配を有する所定の導電型の領域を有するものであり、

前記半導体領域の前記所定の導電型領域内に該 導電型とは逆の導電型のソース・ドレイン領域を 形成した絶縁ゲート型電界効果トランジスタを有 することを特徴とする半導体装置。


(2)前記半導体領域の表面の不純物濃度に対する 前記底面の不純物濃度の比が 0.8以下である請求 項(1)記載の半導体装置。

(3)前記単結晶半導体悲板内に、核基板の他主面を電極として使用し、核基板の厚さ方向に電流経路を有する半導体素子を形成し、さらに、核基板を所定の導電型にて形成し、前記半導体領域下の該基板の主要面の導電型を該基板の導電型とは逆の選電型とする請求項(1)又は(2)記載の半導件装置。

(4)第1 導電型の第1 単結晶半導体基板の主表面 と、第2 単結晶半導体基板の主表面とを絶縁膜を 介して接合する工程と、

前配第1単結晶半導体基板の厚さを6μm以下 にして半導体領域を形成する工程と、

前記半事体領域に対して第2事電型の不純物を 該半導体領域の表面から前記組縁膜に接する底面 まで導入し、その表面から底面にいくにつれて不 純物濃度が低くなる濃度勾配を有する領域を形成 する工程と、



前記第2導電型の不純物を導入した半導体領域 に対して、半導体領域内に第1導電型のソース・ ドレイン領域を形成し絶縁ゲート型電界効果トラ ンジスタを形成する工程と

を備えることを特徴とする半導体装置の製造方法。

(5)前記半導体領域の前記表面の不純物濃度に対する前記底面の不純物濃度の比が 0.8以下である 請求項(4)記載の半導体装置の製造方法。

+ル暦103を形成する。そして、このエピタキシャル暦103中に、DMOSトランジスタを形成する。一方、前記複合半導体基板の食刻部を除いた第1半導体基板100部分には、いわゆる消煙り(トレンチ)技術によって、素子分離104を行う。

ここで、「我出した食剤部の第2半導体恭板101上にエピタキシャル層を形成する」というコストの高くなる構造とする理由は、ウェハ貼りして薄化を板100を研磨して薄くして、いくのであるが、徒来ではこの研磨後の第1半導体機(SOI限)100の膜厚バランキ(士5.0μm程度)が大きいため、SOI膜を確くでです(特開昭62-76645号公報によれば20μm)、食剤部段差が20μmという大きなとなり、このような段差があっては、その後工程で素子を形成できないためであると推察する。

また、「消退り(トレンチ)技術によって素子 分離を行う」としている理由も同じ理由である。 すなわち、SOI胰厚が20μmと厚いため、島

3

-27"

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、SOI (Semiconductor On Insulator)構造を有する半導体装置およびその製造方法に関する。

〔徒来の技術〕

世来、DMOSトランジスタなどのパワー素子と、制御部・論理部を構成するためのCMOSトランジスタを、同一チップ上に形成する際の素子分離法として、色々な構造が提案されている。その一例を第2図に示す。これは、特別昭62-76645号公報に示されている方法を用いている。

すなわち、第1半導体基板100と第2半導体基板101を絶縁膜102を介して、いわゆるウェハ貼り合せを行う。そして、この複合基板の第1半導体基板100及び絶縁膜102、さらに、第2半導体基板101に選択的食刻をし、露出した食刻部の第2半導体基板101上にエピタキシ

分離すると段差がきつくなり、柔子形成できなくなるためである。しかし、SOI膜バラツキを回避するため、エピタキシャル成長や鴻姫り(トレンチ)による手法は、工程が複雑となるため工数がかかり、コスト高になってしまう。

 は溝振り工程も不必要になる。又、溝振りにより 分離したとしてもその工程に要する時間は短くな り生産効率が向上するという効果がある。

ところが、このような装置について研究開発を 進めてきた結果、次に説明するような問題点が発 生することが判明した。即ち、従来ではSOI腹 の厚みが十分厚いために問題にならなかったので あるが、上述のようにその厚みを6μm以下とし、. そのSOI腱に対してMOSトランジスタのよう な絶縁ゲート型電界効果トランジスタを形成する 場合には、その素子構造によっては素子の特性が 劣化するという問題である。第3図を用いてその 一例を説明する。尚、第3図(a)は断面図、第3図 (b)は(a)図中のA-A線断面の不純物プロファイル である。第3図回に示す構造は、フィールド酸化 膜200上に腹厚が6μm以下のN型のSOI膜 201を形成し、この膜の表面より P型不純物を 導入することにより、 P · 型領域 2 0 2 を形成し、 このP~型領域202内にソース・ドレイン領域 203.204を形成し、さらに、このSOI膜

201上に絶縁膜を介してゲート電極205を形成した構造である。そして、SOI膜201の底部においてはP型不純物が到達しておらず、N型等電型のままになっており、SOI膜201の膜のが薄いためにSOI膜のN型領域206とソース領域203との間の距離が短くなり、N-型領域206-P型領域202-ソース領域203間に、NPN型の寄生バイポーラトランジスタが形成され、MOSトランジスタのカットオフ時にリーク電流が発生してしまう可能性があるのである。

そこで本発明は、SOI構造において絶縁限上に形成する単結晶半導体から成る半導体領域の厚さを十分に薄くすると共に、該半導体領域にその特性が良好な栗子を形成した半導体装置およびその製造方法を提供することを目的としている。

(課題を解決するための手段)

上記の目的を達成するために、本発明の半導体. 装置は、

単結晶半導体基板と、

前記単結晶半導体基板の主表面上に形成された 絶縁膜と、

前記絶縁膜上に形成され、単結晶半導体から成る半導体領域と

を有する半導体装置であって、

前配半導体領域は、厚さか6μm以下で、その表面から底面までに連する不純物を有し、且つその表面から底面にいくにつれて不純物濃度が低くなるような濃度勾配を有する所定の導電型の領域を有するものであり、

前記半導体領域の前記所定の導電型領域内に該 導電型とは速の導電型のソース・ドレイン領域を 形成した絶縁ゲート型電界効果トランジスタを有 することを特徴としている。

又、半導体装置の製造方法は、第1線電型の第 1単結晶半導体基板の主要面と、第2単結晶半導 体基板の主要面とを絶縁膜を介して接合する工程 と、

前記第1堆結晶半導体基板の厚さを 6 μm以下

にして半導体領域を形成する工程と、

前記半導体領域に対して第2 導電型の不純物を 接半導体領域の表面から前記絶縁膜に接する庭園 まで導入し、その表面から庭面にいくにつれて不 純物濃度が低くなる濃度勾配を有する領域を形成 する工程と

前記第2導電型の不純物を導入した半導体領域 に対して、半導体領域内に第1導電型のソース・ ドレイン領域を形成し絶縁ゲート型電界効果トラ ンジスタを形成する工程と

を備えることを特徴としている。

(作用)

本発明によると、半導体領域の厚さが G μ m 以下であるので島分離したとしてもその段差が小さくなり、それにより大きな段差に起因する製造工程を簡単化することができる。又、満堀りにより分離したとしてもとができる。又は関することができる。そして、半導体領域効率向上することができる。そして、半導体領域

にはその表面から底面までに達する所定の(第2) 課電型領域を形成し、この領域内に絶縁ゲート型 電界効果トランジスタのソース・ドレイン領域を 形成するようにしているので、半導体領域内に寄 生トランジスタが形成されることがなく、リーク 電流の発生を防止できる。

又、半導体領域の表面の不能物濃度に対する底面の不能物濃度の比を 0.8以下にする場合には、この半導体領域に導入される不能物濃度に対して半導体領域の厚さが十分厚いものであるから、その厚さが多少ばらついたとしても、半導体領域の表面の濃度が変動することがなく、絶縁ゲート型電界効果トランジスタのしきい値電圧のバラッキを抑制できる。

又、前記単結晶半導体基板内に、該基板の他主 面を電極として使用し、該基板の厚さ方向に電流 経路を有する半導体素子を形成し、さらに、該基 板の導電型を第1.導電型とし、前記半導体領域下 の該基板の主要面の導電型を第2.導電型とする場 合には、半導体素子の電位変化の影響を受けない

酸化して酸化膜5を形成する。

次に、第1回(ロに示すように、酸化膜2と酸化膜5とを接着させてウェハ貼り合せを行い、引き続き、第1単結晶シリコン基板1の他主面より研磨を行い第1単結晶シリコン基板1の厚さを6μm以下の例えば1.5~2.5μmにする。

次に、第1図(C)に示すように、第1単結晶シリコン基板1を選択的に食剤して本発明の半導体領域に相当する島領域6,7を形成する。

 ようになる。

又、複数の半導体領域を形成し、それらの半導体領域に対して形成される絶縁ゲート型電界効果トランジスタのゲート電極の導電型を第1単結晶半導体基板と同じ導電型である第1導電型とする工程を採用する場合には、半導体領域に対し第2導電型の不純物を導入する際により高濃度の不純物を導入して第1導電型を第2導電型に打ち消すことができるので、設計上有利になる。

(実施例)

以下、本発明を図而に示す実施例を用いて説明する。

第1図(a)~(i)は本発明の一実施例を製造工程順に説明するための断面図である。まず、第1図(a)に示すように、N型導電型の第1単結晶シリコン基板1の主裏面を酸化して酸化膜2を形成する。一方、N型導電型の第2単結晶シリコン基板3の主表面よりB(ボロン)等のP型不純物を全面に導入してP型領域4を形成し、さらにその表面を

領域4の深さぇjが深くならないように、〔10 0℃以下の温度で行う。

次に、第1図(e)に示すように、前工程における レジストを除去した後、DMOS形成領域および 島領域6.7の表面にゲート酸化膜10を形成す る。引き続き、DMOSトランジスタの形成予定 領域およびP型チャネルトランジスタの形成予定 領域をレジストにてマスクする。そうした上でB (ポロン)等のP型不純物をイオン注入して島領 域6の表面部分にP-型領域9を形成する。

次に、第1図(f)に示すように、LPCVD法によりノンドープの多結晶(Poly)シリコン膜11を堆積し、この多結晶シリコン膜11に対して気相法によりP(リン)を拡散してその導電型をN型源電型にする。

引き続き、多結晶シリコン膜11を選択的に食 刻することにより、DMOSトランジスタおよび CMOSトランジスタのゲート電極11aを形成 する。

そして、CMOSトランジスタの形成予定領域

をレジストにてマスクした後、B(ボロン)等の P型不純物をイオン注入してDMOSトランジス タのP型ウェル領域8を形成する。

次に、第1図的に示すように、P型チャネルトランジスタの形成予定領域及びDMOSトランジスタの所定領域をレジストにてマスクした後、P

(リン)をイオン注入することにより、DMOSトランジスタのソース領域12をP型ウェル領域8内に形成すると共に、N型チャネルトランジスタのソース・ドレイン領域13,14を形成する。そして、前工程のレジストを除去した後に、DMOSトランジスタおよびN型チャネルトランジスタの所定領域をレジストにてマスクし、B(ボロン)をイオン注入することによりP型チャネルトランジスタのソース・ドレイン領域15,16及びDMOSトランジスタのP型ウェハ領域8とP型領域4のバイアス領域21,22を形成する。

次に、第1図(i)に示すように、BPSG膜による層間絶縁脱17を堆積した後、950で、20分のアニールによりリフローを行う。その後、島間域6、7の段差部をSOG膜、又はTEOS膜23を形成して平坦化する。そして、層間絶縁膜17のコンタクト領域を選択的に関ロし、Al(アルミニウム)を堆積し、該Alをパターニングして電極18を形成する。そして、全面にPーS1N(プラズマ窒化膜)による表面保護膜19

を形成し、該表面保護膜19のパッド部を閉口する。そして、最後にDMOSトランジスタのドレイン電極となる電極20を第2単結晶シリコン基板3の他主面に形成する。

そこで、上述の工程より製造される本実施例に よると、島領域6.7の厚みを6μm以下の十分 に薄い厚さにしているので、酸化膜2上に形成さ れるCMOSトランジスタ間、あるいは他の素子 との間の段差が小さくなり、P型チャネル型トラ ンジスタとN型チャネル型トランジスタあるいは 他の素子と電気的に絶縁分離するために、特に波 掘り工程を行う必要がなくなる。 又、第2単結晶 シリコン基板3に形成されるDMOSトランジス タとの間の段差も十分に小さい段差であるので、 特にエピタキシャル成長させてそこにDMOSト ランジスタを形成する必要がなく、第2単結晶シ リコン基板3上に直接形成させることができる。 従って、本実施例によると、従来必要であった消 **囲り、あるいはエピタキシャル成長のような工程** を必要としないので、その分工程が簡単化でき、

製造コストを低減できるという効果がある。 尚、 6 μ m 以下の段差であれば、TEOS膜あるいは SOG膜形成技術等により容易に平坦化可能であ り、又、アライメント装置の焦点深度についても 十分届く範囲であるので、現状の装置を支降なく 使用できる。

又、本実施例によると、島領域6に注入形成されたP・型領域9の不純物が島領域6の底面にまで拡散するように十分なドライブインを行っているので、島領域6の中に寄生トランジスタが形成されることがなく、リーク電流の発生を防止できる。

尚、通常、ドライブインで拡散可能な深さは 6 μm程度であり、上述のように島領域 6.7 の厚みが 6 μm以下であるのでその底面までの拡散が可能である。

第4図はドライブイン条件を変えた場合の絶縁 膜2上に形成されるSOI膜厚と各トランジスタ のしきい値電圧 V+ との関係を表す図である。第 4図回はN型チャネルトランジスタの島領域6の 厚さとしきい値電圧 V╸との関係を示し、第4図 (b)はP型チャネルトランジスタの島領域7の厚さ としきい値電圧V╸との関係を示している。又、 各々の図は上記実施例において第1単結晶シリコ ン基板Iとしてその導電型がN型導電型で、かつ 3~5Ωcmのものを使用し、ゲート酸化膜i0の 膜厚が850A、B(ポロン)のドーズ量が4× 101、加速電圧が40keVとしてシミュレー ションした結果である。第4図(3)から、各特性は 膜豚が厚くなるに従って、まずしきい値電圧 Vャ が急激に下がり、その後、しきい値電圧 Ⅴτ が略 一定となり、さらにその後にしきい値電圧Vェ が 再び下がる特性であることがわかる。そして、し きい値電圧V , が略一定になった後に再び下がる 理由は、同じドライブイン条件であっても島領域 6の腹厚が厚くなるために、不純物が島領域6の 底面にまで達することができず、島領域 6 の底部 にN型導電型の領域が残ってしまい、寄生パイポ ーラトランジスタが形成され、リーク電波が発生 するためである。

822であり、点Eにおける不純物濃度の比は 0.824であり、点Eにおける不純物濃度の比が 0.92であることを考慮すると、その比の値が約 0.8以下であれば、島領域 6 の厚さが多少ばらついたとしても島領域 6 の表面の濃度が変動することがなく、しきい値電圧 Vェのばらつきを抑制できるようになる。尚、このことは第 4 図 回中の各データを、積軸を不純物濃度の比としてプロットし直した第 6 図からも明確に理解できる。

上記実施例では、島钡域 6 の膜厚を $1.5\sim2.5$ μ m とし、1170 ℃、100 分の条件にでドライブインを実施しているので、第4 図 (回からで不・物濃度の比は 0.8 以下となり、しきい植電圧 V に は安定する。また、リーク電流も発生しない。 そして、例えば膜厚の設計値を 2.0 μ m であったと に より、 研密のばらつきが ± 0.5 μ m であった と しても、 常にしきい値電圧は略 2.0 V どなり、 特性が良い素子を形成できるのである。

又、本実施例によると、ゲート電極11aの導 電型を第1単結晶シリコン基板1の導電型と同じ

そして、第4図回の各特性において、膜厚が約 1.5 μm以下の時にしきい値電圧 V · が急激に下 がる理由は、島領域6の胰厚が薄くなりすぎると ドライブイン時に不純物の濃度が膜全体に均一化 され易くなり、しきい値位圧Vャを決定する主な 要因である島領域6の表面濃度が膜厚に応じて変 化し易くなることから、しきい値位圧∀ェ が急激 に変化するようになるものと考えられる。通常は 膜厚が厚い場合、島領域6の裏面の不純物濃度に 対して底面の不純物濃度はかなり低濃度になるが、 膜厚が薄すぎる場合には不掩物の濃度が均一化さ れ易くなるために、両不钝物濃度の差が小さくな る。第4図回において、しきい値電圧Vァが急激 に下がっているところの幾厚では島領域 6 の表面 の不純物濃度に対する庭面の不純物濃度の比が 1 に近く、この比の値が特性 A. B. Cの各点 D. B. Fにおける比の値より小さくなると、膜厚に よって島領域 6 の凌面濃度がほとんど影響を受け ることがなくなり、しきい値電圧Vrが略一定に なる。ここで、点Dにおける不純物濃度の比は 0.

其電型であるN型にしているので、以下に説明す るような設計上の効果がある。ここで、N型導電 型の多結晶シリコンから成るゲート電極の仕事関 数は4.1(V)であり、P型導電型の多結晶シリ コンからなるゲート電極の仕事関数は5.3(V) であり、約1.2(V)の差が存在する。そして、 例えば上記実施例のようにN型導電型の第1単結 聶シリコン基板 1 を用いる場合には、CMOSト ランジスタのうちN型チャネルトランジスタの島 領域6に対してP型不純物を導入してN型導電型 からP型導電型に変化させる必要があるが、この 時、前述したような理由からリーク電流の発生を 防止するためには、島領域6の底面までP型導電 型にするために導入する不純物の濃度をより高く した方が容易に深く拡散できるので望ましい。そ こで、この島領域6の上に形成するゲート電極1 1の進電型をN型にすれば、P型にするよりも仕 事関数に1.2(V)の余裕ができるので、その分 護度が高い不純物をドライブインすれば良いので、 容易に不掩物を深く拡散することができ、延いて

はしまい値電圧 V・ が網整し易くなり、設計上有利になる。又、同様に、P型導電型の第1単結晶シリコン基板1を用いる場合においても、P型導電型のゲート電極にすることにより、設計上有利になる。

さらに、本実施例によると、CMOSトランジスタのN型チャネルトランジスタおよびP型チャネルトランジスタの基板電位をとるために、 両トランジスタの基板電位を共通とし、酸化膜2,5を介してP型領域4により容量結合を行うことにより該基板電位を固定しているので、集積化が可能となる。ここで、このようにトランジスタの基板電位を容量結合を行うことにより固定する構造の場合、「キンク現象」が起こる場合がある。

「キンク現象」が回路上、陳客となる場合には、第5回の断面図に示すような構成、即ち島領域6.7の基板電位をそれぞれコンタクト21.22を介して別々に固定する構成とすれば良い。尚、P型領域4の電位は通常は接地(GND)電位に固定される。又、第2単結晶シリコン基板3内にD

MOSのような悲板の他主面を電極として使用し 基板の厚さ方向に電流経路を有する素子を形成す る場合には、その素子の質位変化の影響を受けな いようにするために、P型領域4の導電型は第2 ・単結晶シリコン基板3の導電型と反対の導電型に するのが望ましい。

又、上記実施例では、P型領域4を形成するのにあたり、第1図(3)を用いて説明したように、第2単結晶シリコン基板3の主裏面の全面に形成しているが、これは仮にこのP型領域4をCMOSトランジスタの下のみに選択的に形成したとすると、位置合せのためのアライメントキーの凹凸が問題になるからである。

次に、本発明の他の実施例を第7図(a)~図を参照して説明する。

はじめに、第7図(a)の如く、少なくとも一方の 面を鏡面研磨し、5×10¹³cdの不純物濃度を有 するN・型の第1半導体基板301の鏡面301 aの一部を化学エッチングあるいは反応性イオン エッチング(RIE)により、選択 的にエッチ・

ングし、深さ 0.2~2μmの凹部 30 2を形成。 する。

次に、第7図60の如く凹部302の境界部30 2 aに沿って基板端部に開口する幅2μm以上で、 深さ10μm以上の溝303をダイシングあるい は化学エッチングあるいはRIBによって形成す る。この第1半導体基板301と、少なくとも一 方の面を焼面研磨したN、型の第2半導体基板3 05とを、例えばトリクレン煮沸、アセトン超音 波洗净、NH:: H: O:: H: O=1:1:4 の組合液による有機物の除去、HCL:HIO: : H . O - 1:1:4の混合液による金属汚染の 除去および純水洗浄を順次施すことにより、充分 洗浄する。その後、HF: H . O = 1:50の混 合液により、自然酸化膜を除去した後、例えばHz SO: H.O. = 3:1の混合液により、ウェ ハ表面に15人以下の酸化膜を形成し、観水性を 持たせ、絶水にて洗浄する。次に、乾燥窓景等に よる乾燥を行い、基板表面に吸着する水分量を制 御した後、第7図(c)の如く2枚の基板301.3

05の鏡面301a, 305a同士を密着させる。 これにより、2枚の301、305は表面に形成 されたシラノール基および衷面に吸着した水分子 の水素結合により接着される。さらに、この接着 した基板301および305を10forr以下の真 空中にて乾燥させる。このとき、基板301およ び305の反りを補償するため、30g賃/cd以 上の荷重を印加してもよい。この後、基板301 および305を例えば寂棄、アルゴン等の不活性 ガス雰囲気中で1100℃以上、1時間以上の熱 処理を施すことにより、接着面において脱水総合 反応が起きてシリコン(Sil)と酸素(O)の粒 合(Si-O-Si)ができ、さらにOが基板に 拡散してSI原子同士の結合(Si-Si)がで き、2枚の基板301および305が直接結合さ れ、接合基板310が形成される。ただし、この とき凹部2は接合しておらず、空洞となっている。

次に、第7図(のの如く、この一体化した基板3 10を例えばドライO:、ウェットO:, H:, O:混合燃焼気体中等の酸化性雰囲気で900で 以上、1時間以上の熱処理を施し、消303を通 して基板310の内部の空洞部表面を酸化し、酸 化膜311を形成する。ただし、この酸化は凹部 2は接合しておらず、空制となっている。

次に、第7回(d)の如く、この一体化した基板310を例えばドライ〇:、ウェット〇:・ H:・ O: 混合燃烧気体中等の酸化性雰囲気で900℃以上、1時間以上の熱処理を施し、溝303を通して基板310の内部の空洞部表面を酸化し、液303を酸化し、では酸化成する。ただし、この酸化の酸化以四酸311を形成する。ただし、この酸化化酸のようを形成する。ただし、この酸化化酸化。302の表面と基板305の空洞部を酸化皮上で、空洞部を改成。202の結合ができて、完全に接着分の、当時では最低行う。ないの間302の結構的、凹部302には接着の、凹部302には接着の、凹部302には接着の、凹部302には、酸化でより第7回(d)または(d)の工程においてもよい。

この後、第7図(e)の如く、基板301側表面3 01bに沸303が開口するまで研密またはエッチングする。尚、この時、基板301の厚さは5

知の工程により基板301の端面にソース電極3 31、ゲート電極332が形成され、また基板3 05の端面にはドレイン電極333が形成される。

また、論理団路35には、基板301の端面の 領域320内にN型不純物、P型不純物をそれぞ れイオン注入し、その後、1170°、10時間 の条件でドライブインを行うことにより、それぞ れ2×10 ** cm - 2、7×10 ** cm - 2の濃度の不純 物を有するN型ウェル領域336、P型ウェル領 域337を形成する。この際、各領域336、3 37は不純物が領域320の表面から底面に達す ると共に、その裏面から底面にいくにつれて不純 物濃度が低くなる濃度勾配を有している。又、そ の表面の不純物濃度に対する底面の不純物濃度の 止が0.8以下になるように調整されている。そし て、各領域33G, 337内にそれぞれP 領域、 N・領域を形成することによりソース、ドレイン 領域を形成し、その後、絶縁膜を介してゲート電 板を形成し、CMOSトランジスタを有する論理 回路を形成する。

μm程度になっている。

そして、さらに第7図(f)の如く、例えばCVD 法により多結晶シリコン315を堆積させ、消3 03を埋める。

ここで、この海の充塡物質である多結品シリコ ン315は、酸化物や窒化物等の絶縁物でもよく、 充塡方法もスパッタ、蒸着、SOC等でもよい。

また、溝303は、表面の開孔部が閉じられれば、必ずしも完全に充填物315で埋められてなく、空洞部が残ってもよい。

そして、例えばラップポリッシュあるいはエッチバック等により、表面の堆積物を除去し、平坦化することにより、充填物315と酸化膜311で他の領域と電気的に完全に分離された領域を持つ半導体基板310を得る。

次に、第7図四に示す如く縦型パワートランジスタ330とこのトランジスタ330を制御する 論理回路部335が、1チップの半導体基板31 0に搭載されている。

尚、この縦型パワートランジスタ330は、公

以上、本発明を上記実施例を用いて説明したが、 本発明はそれらに限定されることなくその主旨を 逸脱しない限り、例えば以下に示す如く種々変形 可能である。

① 絶縁膜上に形成される島領域に対して形成される素子としては、MOSトランジスタ以外のも

特開平 3-129765 (9)

のでも良く、その素子構造によってはリーク電流 が発生する他の絶縁ゲート型電界効果トランジス タでも良く、又、抵抗、ダイオード等の受動素子 を併せて形成しても良い。

②第1単結晶半導体基板と第2単結晶半導体基板との間に介在することになる絶縁膜は、予め両基板の主表面に形成しておく必要はなく、少なくとも一方の基板の主表面に形成しておけば良い。

③第1図に示した上記実施例においては、N型チャネルトランジスタとP型チャネルトランジスタとP型チャネルトランジスタとの間の電気的絶縁を第1単結晶シリコン基板 1 を選択的に食刻することにより行っているが、 溝振り技術により行っても良く、又、 島領域の膜 厚が十分に薄い場合には選択酸化技術により行っても良い。

(発明の効果)

以上述べたように本発明によると、製造工程を 簡単化することができる、あるいは生産効率を向 上することができるという効果を気体でき、さら

する様子を説明するための断面図、第3図(b)は第3図(a)中のA - A線断面の不純物プロファイル、第4図(a)。(b)はSOI膜厚としきい値包圧 V 、との関係を表す図、第5図は本発明の他の実施例を説明するための断面図、第6図は不純物濃度の比としきい値包圧 V 、との関係を表す図、第7図(a) ~ 図は本発明のさらに他の実施例を製造工程順に説明するための断面図である。

1 …第1 単結晶シリコン基板、2,5 …酸化腺、3 …第2 単結晶シリコン基板、6,7 …島領域、9 … P ・型領域、11 …多結晶シリコン膜。

代理人弁理士 岡 郎 陸 (ほか1名) にリーク電流の発生を防止できる。


又、不純物濃度の比を 0.8 以下にする場合には、 組縁ゲート型電界効果トランジスタのしきい値電 圧のばらつきを抑制できる。

又、単結晶半導体装板内に半導体素子を形成し、 さらに、半導体領域下の基板の主要面の再電型を 基板の導電型と反対導電型にすることにより、半 導体領域の電位がその半導体素子の電位変化の影響を受けないようになり、半導体領域に形成され る絶縁ゲート型電界効果トランジスタの特性が安 定化する。


又、ゲート電極の導電型を第1単結晶半導体基 板と同じ導電型にする場合には、数計上有利にな るという効果がある。


4. 図面の簡単な説明


第1図(a)~(i)は本発明の一実施例を製造工程順に説明するための断面図で、そのうち第1図的及び(i)はその拡大断面図、第2図は従来技術を説明するための断面図、第3図(a)はリーク電流が発生




第 1 図







套 1 図



第 1 図

特開平 3-129765 (11)

